로기엔당 (SYETC)

출력 일자: 2004/9/9

발송번호 : 9-5-2004-037413413

수신 : 서울 중구 순화동 1-170 에이스타워 4층

발송일자 : 2004.09.08

신영무 귀하

제출기일: 2004.11.08

100-712

특허청 의견제출통지서

19/612.074

출원인

명칭 주식회사 하이닉스반도체 (출원인코드: 119980045698)

주소 경기 이천시 부발읍 아미리 산136-1

대리인

성명 신영무

주소 서울 중구 순화동 1-170 에이스타워 4층

출원번호

10-2002-0068052

발명의 명칭

반도체 소자의 소자 분리막 형성 방법

이 출원에 대한 심사결과 아래와 같은 거절이유가 있어 특허법 제63조의 규정에 의하여(이를 통지()) 하오나 의견이 있거나 보정이 필요할 경우에는 상기 제출기일까지 의견서[특허법사행규칙 별지 제 전호 25호의2서찍] 또는/및 보정서[특허법시행규칙 별지 제5호서찍]를 제출하여 주시기((바랍니다.(상기 보조)) 제출기일에 대하여 매회 1월 단위로 연장을 신청할 수 있으며, 이 신청에 대하여 별도의 기간연장회 보증인통지는 하지 않습니다.)

[이 유]

이 출원의 특허청구범위 전항에 기재된 발명은 그 출원전에 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 아래에 지적한 것에 의하여 용이하게 발명할 수 있는 것이므로 특허법 제29조제 2항의 규정에 의하여 특허를 받을 수 없습니다.

본원발명은 반도체 소자의 소자 분리막 형성방법에 관한 것으로, 기판상에 웰 형성예정지역에 트렌치를 형성하고, 트렌치 내에 에피텍셜 성장층을 형성하고, 트렌치를 절연막으로 매립하는 것을 주요 특징으로 하고 있으나, 이러한 것은 첨부된 인용예인 한국공개특허 2001-9810호에서 기판상에트렌치를 형성하고, Si_xGe_{1-x} 에피택셜층을 형성하고, 트렌치 내부를 절연물질로 매립하는 것과 극히 유사한 것이므로, 본원발명은 인용예에 의해 용이하게 발명할 수 있는 것입니다.

이 출원은 특허청구범위의 기재가 아래에 지적한 바와 같이 불비하여 특허법 제42조제5항 및 동법 시행령 제5조제6항의 규정에 의한 요건을 충족하지 못하므로 특허를 받을 수 없습니다.

청구항12는 2이상의 항을 인용하는 청구항으로 2이상의 항이 인용된 종속항을 인용할 수 없도록 규정된 특허법 시행령 제52제제6항의 규정에 위배되는 항입니다.

[첨 부]

첨부1 공개특허 제2001-9810호(2001.02.05) 1부. 끝.

2004.09.08

특허청

전기전자심사국

반도체심사담당관실 심사관 신창우

출력 일자: 2004/9/9

<<안내>>

문의사항이 있으시면 55 042-481-5733 로 문의하시기 바랍니다. 서식 또는 절차에 대하여는 특허고객 콜센터 551544-8080으로 문의하시기 바랍니다.

특허청 직원 모두는 깨끗한 특허행정의 구현을 위하여 최선을 다하고 있습니다. 만일 업무처리과정에서 직원의 부조리행 위가 있으면 신고하여 주시기 바랍니다.

▶ 홈페이지(www.kipo.go.kr)내 부조리신고센터

(19)

KOREAN INTELLECTUAL PROPERTY OFFICE

KOREAN PATENT ABSTRACTS

(11)Publication

010009810 A

number:

(43)Date of publication of application:

05.02.2001

(21)Application number: 990028402

(71)Applicant:

SAMSUNG ELECTRONICS

CO., LTD.

(22)Date of filing:

14.07.1999

(72)Inventor:

CHOI, CHEOL JUN KIM, CHEOL SEONG KIM, HYEONG SEOP

KOO, JA HEUM

(51)Int. CI


H01L 21/76

(54) TRENCH ISOLATION METHOD USING SIGE EPITAXIAL LAYER

(57) Abstract:

PURPOSE: A trench isolation method using a silicon-germanium epitaxial layer is provided to prevent the creation of interstitial silicon atoms in a silicon substrate around the trench.

CONSTITUTION: After a pad oxide layer(12) is formed on a silicon substrate(10), a mask pattern (14) is formed thereon to define a trench region. The substrate(10) is then etched to some depth through the mask pattern(14) to form a trench. Thereafter, a silicon-germanium layer(30') is formed in the trench



and on the mask pattern(14) by epitaxial growth. In addition, a sidewall oxide layer(34) of silicon oxide is formed on the silicon-germanium layer(30') by thermal oxidation. Here, while the original silicongermanium layer(31) is thinner, another silicon-germanium layer(32) having a low silicon content is formed between the original silicon-germanium layer(31) and the silicon oxide layer(34). Therefore, interstitial silicon atoms can be hardly created in the substrate(10) around the trench.

COPYRIGHT 2001 KIPO

Legal Status

Final disposal of an application (application)

특 2001-0009810

<u>(4)是</u>其是表现的原则

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. ⁶ HDIL 21/76	(11) 공개번호 특2001-0009810 (43) 공개일자 2001년02월05일
(21) 출원번호	10-1999-0028402
(22) 출원일자	1999년07월14일
(71) 출원인	삼성전자 주식회사 윤종용
· (72) 발명자	경기 수원시 팔달구 매탄3동 416 구자홈
	경기도성남시분당구구미동무지개마을건영마파트1004동1003호
	김철성
	경기도안양시만만구석수2동285-5403호
·	최철준
	경기도고양시덕양구행신1동샘터마을301동1304호
	김형섭
(74) 대리인	서울특별시동작구사당동105신동아아파트402동206호 미영필, 권석흠, 정상빈

台사君子: 있음

(54) 실리콘-게르마늄 에피택셜총을 이용한 트렌치 소자분리방법

29

본 발명은 트렌치 소자분리 방법에 관한 것으로, 본 발명은 실리콘 기판에 형성된 트렌치의 촉벽 및 바닥 등 이 시간 등 에 Si,Ge, 에피택설층을 성장시킨 후 산화시켜 촉벽 산화막을 형성한다. 그러면, Si,Ge, 총의 실리콘 원 후 분석 등 문 등 자가 산화되어 촉벽 산화막인 실리콘 산화막이 형성되고, 게르마늄 원자는 트렌치 주위의 실리콘 기판에 보고 등 사 취임형(interstitial)의 실리콘 원자가 생성되는 것을 방지한다. 따라서, 후속의 이온주입 공정 및 열 처리 공정에서 취임형 실리콘 원자가 유발할 수 있는 도핀트 확산을 방지하여 신뢰성있는 반도체 소자를 받는 것을 수 있다.

四班도

<u>54</u>

42101

트렌치 소자분리(trench isolation), 실리콘-게르마늄 에피택셜총(SiGe epitaxial layer), 침입형 실리콘(Si interstitial)

BAIN

도면의 잔만한 설명

도 1은 실리콘 기판 상에 트렌치를 형성한 상태를 도시한 단면도이다.

도 2는 도 1의 트렌치의 측벽 및 바닥에 측벽 산화막을 형성했을 때, 침입형(interstitial) 실리콘 원자들이 형성된 상태를 도시한 단면도이다.

도 3 및 도 4는 본 발명의 일실시예에 따른 트렌치 소자분리 과정을 도시한 단면도들이다.

도 5 및 도 6은 본 발명의 다른 실시예에 따른 트렌치 소자분리 과정을 도시한 단면도들이다.

보염의 상세환 설명

발명의 목적

监图的 今晚上 기술 및 그 보아의 종례기술

본 발명은 반도체 소자를 제조할 때 소자들을 전기적으로 분리하는 소자분리 방법에 관한 것으로 특히, 트렌치형(trench-type) 소자분리 방법에 관한 것이다. 최근, 반도체 소자의 집적도가 증가하면서, 소자분리 영역에 트렌치를 형성하고 이 트렌치 내에 절면물질 율 매립하여 소자들을 전기적으로 분리하는 트렌치 소자분리 방법이 많이 사용되고 있다.

일반적인 트렌치 소자분리 방법은 다음과 같이 수행된다. 먼저, 도 1에 도시된 바와 같이, 얇은 패드 산화막(12)이 형성된 실리콘 기판(10) 상에 트렌치 식각을 위한 마스크 패턴(14)을 형성한 후, 이 마스크 패턴(14)을 식각 마스크로 사용하여 건식 식각함으로써 기판(10)에 트렌치를 형성한다. 이때 마스크 패턴은(14)은 포토레지스트로 이루어지거나, 실리콘 질화막, 실리콘 산화막 또는 이들의 복합막으로 이루어진다. 이어서, 도 2에 도시된 바와 같이, 트렌치 식각도중 발생한 트렌치 촉벽이나 바닥의 결함을 치유하고, 이후에 형성되는 실리콘 질화막 라이너(Timer)층에 대한 완총막 역합을 하는 촉벽 산화막(16)을 형성한다. 이어서, 촉벽 산화막(16)이 형성된 트렌치 내부를 실리콘 산화막 등의 절면물질(도시하지 않음)로 매립하게 된다.

그런데, 도 2에서와 같은 트렌치 촉벽 산화막(16)은 통상의 열산화 공정에 의해 형성되는데, 이때 트렌치 주변의 격자를 이루고 있던 심리콘 원자들이 산소와 결합하기 위해 격자결합이 끊어진 후, 산소와 결합하 지 못하고 남용으로써 생기는 첨입형(interstitial) 십리콘 원자(18)들이 다수 생성된다. 이러한 첨입형 심리콘 원자(18)뚫은 이후의 이온주입 공정과 열처리 공정에서 원하지 않는 도펀트 확산을 유발하여 완성 된 소자의 특성을 열화시킨다.

些图01 01早立**对**街上 刀金弓 多不

분 발명이 이루고자 하는 기술적 과제는 첨입형 심리콘 원자들의 생성을 억제할 수 있는 트렌치 소자분리 방법을 제공하는 것이다.

발명의 구성 및 작용

Si, Be, 에피택설총을 산화시켜 트렌치 촉벽 산화막을 형성한 다음, 트렌치 '내부를 절연물질로 '매립하는'(1977) 등 출 한 47 단계를 포함한다.

여기서, 상기 SI,Gett 에피택셑총은 실리본이 더 많이 함유된 즉,x > 0.5인 것이 바람직하다 경역된 상역 등 의료 기계하여

또한, Si,Get., 에피택설총은 트렌치와 마스크 패턴을 포함한 기관 전면에 형성될 수도 있고, 또는 특런처형, 國軍關鍵委託 측벽 및 바닥에만 선택적으로 형성될 수도 있다. 표백 회 바닥에만 선템적도!

이와 같이, 본 발명에 의하면 트렌치 촉벽과 바닥에 Si,6e,, 에피택실총을 형성한 후 이 Si,6e과(에피택, 중 방문)이 되다 실흥을 산화시켜 트렌치 촉벽 산화막을 형성함으로써, 트렌치 주위의 실리콘 기판에 침입형 실리콘 過入消耗된 토란된 혹한 의 중요를 극세될 수 있다. 이하, 첨부한 도면을 참조하며 본 발명의 바람직한 실시예를 상세히 설명한다. 의 생성을 억제할 수 있다. "리 생성통 역사를 받았다. Ole Land Entry Project

먼저, 종래의 일반적인 방법으로 실리콘 기판에 트렌치를 형성한다. 즉, 도 1에 도시된 바와 같이를 때문을 일반적인 방법 산화막(12)이 형성된 실리콘 기판(10)상에 트렌치 영역을 정의하는 마스크 패턴(14)을 형성한다는이 마스트의 설리된 실리콘 크 패턴(14)은 포토레지스트로 이루어지거나, 실리콘 결화막, 실리콘 산화막 또는 이물의 복합막으로 이 하는 프로먼지 프로먼지 루어진다. 이어서, 마스크 패턴(14)을 식각 마스크로 하여 실리콘 기판(10)을 소청 깊이로 식각함으로써 되는 것을 들 트렌치를 형성한다.

이어서, 도 3에 도시된 바와 같이, 트렌치 내부 및 마스크 패턴(14)을 포함한 기판 전면에 실리콘-케르마를 수를 모습한 바람 늄 합금으로 이루어진 Si,Re,,,총(30)을 에피택설 성장시킨다. 이 에피택설 성장은 실란(silane)계급가스 및 토유턴을 드로 예컨대, SIHL와 게르만(germane)계 가스 예컨대 GeHL를 각각 실리콘과 게르마늄의 소스가스로 하여:예컨트를 독특분하여는 대, 화학기상 중착법(Chemical Vapor Deposition)으로 중착함으로써 수행된다. 이때, 기판몬도는 600~750°C, 압력은 10~700torr 정도로 한다. 한편, 이 에피택셜 성장은 고진공 하에서 수행되는 분자선(molecular beam) 에피택셜 성장으로도 할 수 있다. 그러면, Si,Ge, 의 에피택셜총(30)미를기판 전 체에 검쳐서 특히, 트렌치 촉벽 및 바닥에서는 노출된 실리콘 격자구조를 따라서 단결정의 Si,6e(28)(30) + 설팅 본업 등 이 형성된다. 이때, Si_xGe_{t-x}총(30)의 주성분은 실리콘으로 즉, x > 0.5로 하는 것이 바람직하고, x = ; 0.8~0.9가 더욱 바람직한데, 그 이유는 후술한다. DI Si,Ge,..총(30)의 실리콘과 게르마늄의 비는 상기 소스가스들의 유량을 제어함으로써 조절할 수 있다.

이어서, Si,Ge,,춍(30)이 형성된 기판을 산화로에 넣고 열산화를 수행하면, 도 4에 도시된 바와 같이, SiBe춈(30') 상부에 실리콘 산화막(34, SiQ)이 형성된다. 이때, A 부분을 확대 도시한 것을 보면, 원래 의 Si.Ge...춍(30)에서 노출되어 있던 표면쪽은 게르마늄 원자들보다는 실리콘 원자들이 산소와 결합하여 실리콘 산화막(34)을 이루게 됨에 [Cr라, Si,Get, 총(31)의 두께는 점점 감소하고 Si,Get, 총(31)과 실리콘 산화막(34)의 계면에는 실리콘의 함량이 감소한 Si.Ge, 총(32) (며기서, x > y)이 형성된다. 또한, 트랜 치 주위의 실리콘 기판(10)에서 첨입형의 실리콘 원자는 거의 생성되지 않는다. 나아가서, 침입형 게르마 늄 원자도 생성되지 않는다.

이와 같이, Si.Ge,,춈(31)을 이루는 실리콘 원자와 게르마늄 원자중 촉벽 산화막(34)을 형성하는 것은 주 로 실리콘 원자이고, 게르마늄 원자는 자신은 산화되지 않으면서 \$1,664,층(31)의 산화를 촉진하는 일종 의 속매로서 작용하면서 트렌치 주위의 실리콘 기판(10)에서 침입형 실리콘 원자의 생성을 억제하는 역할 을 한다. 따라서, 흑벽 산화막(34)을 충분히 형성하기 위해서 상술한 바와 같이 Si,Ge,, 에피택셜총(30)

海底线 有机 医内侧 医皮肤 医皮肤

에서 x > 0.5가 되는 것이 바람직하다. 또한, 실리콘의 산화를 돕고, 기판(10)에서 침입형 실리콘 원자의 생성을 억제하기 위한 게르마늄의 양은 많지 않아도 된다. (따라서, 원하는 두메의 측벽 산화막(34)을 형성하기에 충분한 두메의 Si,Ge,, 에피택셜총(30) 예컨대, 수십~수백 A 정도의 두메를 가지는 Si,Ge,에 메피택셜총(30)을 성장시키면 되고, 이때 실리콘의 함량도 x = 0.8~0.9로 충분히 하는 것이 더욱 바람직하다.

참고로, SiBe출/Si츙의 산화과정에서 게르마늄 원자는 실리콘의 산화를 돕는 촉매역함과 하부 Si층에서의 첨입형 실리콘 원자의 생성을 억제하는 역할을 한다는 것은, F. K. LeBoues 등의, "Kinetics and mechanism of oxidation of SiBe: dry versus wet oxidation", Appl. Phys. Lett. 54(7), 1989 및 F. K. LeBoues 등의, "Oxidation studies of SiBe", J. Appl. Phys. 65(4), 1989의 문헌에 나타나 있다(그러나, SiBe총/Si총의 산화과정의 미세 메카니즘은 아직 명확히 밝혀지지 않았으며, 이 문헌률도 SiBe총/Si총의 산화과정에서 게르마늄이 상기와 같은 역할을 하는 정확한 메카니즘을 규명하지는 못하고 있다).

이어서, 촉벽 산화막(34)이 형성된 기판 전면에 통상의 방법으로 실리콘 산화막 등의 절연물질을 매립하 여 트렌치 소자분리막(도시하지 않음)을 형성하고, 평탄화함으로써 트렌치 소자분리를 완료한다.

도 5 및 도 6은 본 발명의 다른 실시예에 따른 트렌치 소자분리 과정을 도시한 단면도들로서, 도 3 및 도 4를 참조하여 설명한 상기의 실시예와 다른 점은, 트렌치의 촉벽 및 바닥에만 선택적으로 Si,864.. 에피택실흥(50)을 형성하고 산화시킨 데에 있다. 나머지 트렌치의 형성과 산화과정(이 산화과정을 도시한 도 6에서 참조부호 50',51,52 및 54는 도 3에서의 30',31,32 및 34에 각각 대용된다)및 트렌치 매립과정은 상술한 실시예와 동일하므로 그 상세한 설명을 생략하고,여기서는 도 5의 트렌치 축벽 및 바닥에만 Si,884 에피택설흥(50)을 선택적으로 성장시키는 방법에 대해서만 설명한다.

亚四의 点还

이상 설명한 바와 같이 본 발명에 의하면, 소자분리를 위한 트렌치의 촉벽 및 바닥에 Si,6e, 에피택설용을 하면 모든 등을 형성하고 산화합으로써, Si,6e, 총의 실리콘 원자가 산화되어 촉벽 산화망이 형성되고, 트렌치 주위의 교육학교를 실리콘 기판에 생성할 수 있는 침입형 실리콘 원자는 Si,6e, 총의 게르마늄 원자에 의해 그 생성이 의제판에 설명되고 된다. 따라서, 침입형 실리콘 원자의 생성이 의제됨으로써 후속의 이온주입 꼼장이나 열처리 공장에서(점)를 원리한 원리를 입합 실리콘 원자에 의해 유발되는 도펀트 확산이 방지되어 신뢰성있는 반도체 소자가 얻어진다(설) 실리콘 원자를 원하는 또한, 본 발명에 의하면, Si,6e, 총이 트렌치 축박 및 바닥의 실리콘 원자구조에 따라 에피텍설성장되므로인 등을 보고 보고 실리콘 기판과 Si,6e, 총의 계면에서 발생할 수 있는 결합도 훨씬 풀어든다.

(57) 경구의 범위

청구항 1. 실리콘 기판 상에 트렌치를 형성할 부분을 정의하는 마스크 패턴을 형성하는 단계형 2억 12 (2년 4년) 상기 마스크 패턴을 식각 마스크로 이용하며 상기 실리콘 기판을 소정 깊이로 식각하여 트렌치를 형성하고 하는다. 는 단계:


상기 트렌치가 형성된 실리콘 기판 상에 SI,Ge+,의 에피택설층을 형성하는 단계:


상기 Si,Ge+, 에피택설총을 산화시켜 트렌치 측벽 산화막을 형성하는 단계; 및


상기 트렌치 내부를 접연물질로 매립하는 단계를 포함하는 것을 특징으로 하는 트렌치 소자분리 방법. 청구함 2. 제1함에 있어서, 상기 Si.Ge, 에피택설용에서 × > 0.5인 것을 특징으로 하는 트렌치 소자 분리 방법


청구항 3. 제1항에 있어서, 상기 Si,Ge, 에피택설총은 상기 실리콘 기판의 트렌치 촉벽 및 바닥에만 선택적으로 형성되는 것을 특징으로 하는 트렌치 소자분리 방법

5B









This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

| BLACK BORDERS
| IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
| FADED TEXT OR DRAWING
| BLURRED OR ILLEGIBLE TEXT OR DRAWING
| SKEWED/SLANTED IMAGES
| COLOR OR BLACK AND WHITE PHOTOGRAPHS
| GRAY SCALE DOCUMENTS
| LINES OR MARKS ON ORIGINAL DOCUMENT
| REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER: _

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.